维普资讯 http://www.cqvip.com
《工业控制计算机）２００６年１９卷第６期 ２１ 基于ＰＣＩ总线和ＤＳＰ的多串Ｉ＝Ｉ数据采集卡的设计与实现 Ｄｅｓｉｇｎ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ Ｍｕｌｔｉ－ＳＰＩ Ｄａｔａ Ａｃｑｕｉｓｉｔｉｏｎ Ｂｏａｒｄ Ｂａｓｅｄ ｏｎ ＰＣ ｌ ｌ ｎｔｅｒｆａｃｅ ａｎｄ ＤＳＰ 冉策方 周国忠’ （１中国科学院光电技术研究所，四川成都６１０２０９；２中国科学院研究生院，北京１０００３９） 摘 要 针对集散控制系统的工作特点和要求，充分考虑和融合了ＦＰＧＡ和ＤＳＰ芯片的资源和特点，介绍了一种通过ＰＣＩ接 口扩展多路ＲＳ一４２２串口的数据采集卡实现方法，详细介绍了工作原理和硬件实现。 关键词：ＤＳＰ。ＰＣＩ，ＦＰＧＡ，ＲＳ一４２２，数据采集 Ａｂｓｔｒａｃｔ ｉｎ ｔｈｅ ｖｉｅｗ ｏｆ ｔｈｅ ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ａｎｄ ｒｅｑｕｉｒｅｍｅｎｔｓ ｏｆ ｔｈｅ Ｄｉｓｔｒｉｂｕｔｅｄ ＣｏｎｔｒｏＪ Ｓｙｓｔｅｍ，ｔｈｅ ｒｅｓｏｕｒｃｅｓ ａｎｄ ｔｒａｉｔｓ ｏｆ ＦＰＧＡ ａｎｄ ＤＳＰ ｈａｖｅ ｂｅｅｎ ｆｕｌｌｙ ｃｏｎｓｉｄｅｒｅｄ．ｔｈｅ ｄｅｓｉｇｎ ａｎｄ ｒｅａｌｉｚａｔｉｏｎ ｏｆ ｍｕｌｔｉ ＲＳ一４２２ ＳＰＩ ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ ｂｏａｒｄ ｂａｓｅｄ ｏｎ ＰＣＩ ｉｎｔｅｒｆａｃｅ ｉｓ ｉｎｔｒｏｄｕｃｅｄ ｉｎ ｔｈｉｓ ｐａｐｅｒ．ｔｈｅ ｏｐｅｒａｔｉｏｎａｌ ｐｒｉｎｃｉｐｌｅ ａｎｄ ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ｔｈｅ ｈａｒｄｗａｒｅ ｉｓ ｄｅｓｃｒｉｂｅｄ ｉｎ ｄｅｔａｉｌ． Ｋｅｙｗｏｒｄｓ：ＤＳＰ。ＰＣ１．ＦＰＧＡ．ＲＳ一４２２，ｄａｔａ ａｃｑｕｉｓｉｔｉｏｎ 在工业控制系统中，监控主机和下位机间的大容量数据的 能，两路事件管理器（ＥＶＡ和ＥＶＢ）、１６路１２位Ａ／Ｄ，ＳＣＩ、ＳＰＩ、 实时采集和处理结果的高速交换，对通信接口的传输速率有很 ｅＣＡＮ和ＭｃＢＳＰ四种串１：３外设。Ｆ２８１２外围接１：３电路如图２所 高的要求，同时，由于现场需要监控的对象分布广、数量多，计算 示。Ｆ２８１２上带有一个外部接１：３（ＸＩＮＴＦ），ＸＩＮＴＦ具有１９根地址 机自带的两路ＲＳ一２３２串１：３无论是在性能上还是在数量上都不 线，１６根数据线，寻址空间为１Ｍｂｉｔ，划分为５个存储映象区域 能满足实际需要。ＰＣＩ总线是一种高性能的局部总线，利用计算 （ｚｏｎｅ０、ｚｏｎｅ１、ｚｏｎｅ２、ｚｏｎｅ６和ｚｏｎｅ７），每个区域的参数都能 机的ＰＣＩ插槽扩展多路ＲＳ一４２２串１：３，非常适合于集散控制系 够单独配置，可以灵活地与多种不同速率的外设连接。 统的需要。同时，把数字信号处理器ＤＳＰ应用到数据采集卡中， 用ＤＳＰ替代主机管理多外设接口，可以节省主机资源，减轻主 ＡＢ（１１：０） ９，－ ＸＡ（１８：Ｏ）＿． ＡＢ（７：０） 机在数据交换中的大量工作。ＤＳＰ具有哈佛结构和流水线操作 ＤＢ（１５：０ ●’ ＸＤ（１５：０）●＇ ＤＢ（２：０） 等优点，完全能够满足采样速率快，信号处理实时性的要求。 Ｗ删 ■一 ＸＺＣＳＯ＃ ●一 ＸＺＣＳｌ ＣＳ Ｒｘ ＭＡＸ １ 采集系统的结构 ＥＮ 采集系统的结构框图如图１所示。系统的主要功能模块有： ●一 ＸＷＥ ＩＮＴ Ｔｘ ３４６２ ＴＩ公司Ｃ２０００系列的ＤＳＰ芯片ＴＭ￥３２０Ｆ２８１２，ＵＡＲＴ芯片 ＳＲＡＭ ●一 Ｘ － ｌＯＷ 串口 ＳＴ１６Ｃ６５４，系统逻辑控制ＦＰＧＡ芯片ＸＣ２Ｓ３００Ｅ和ＰＣＩ总线 ■一 ⅪｔＮＷ ＲＳＴ 接口 控制器ＰＣＩ９０５４。ＤＳＰ负责接收外部串口数据，进行预处理后 —■ ＸＲＥＡＤＹ ＣＬＫＳＥＬ 送入ＦＰＧＡ的双口 ＦＰＧＡ — ⅪＮＴ１ １ ＡＲＴ ＲＡＭ内，当双口 — ⅪＮＴ２ ＲＡＭ内的数据达到 １ Ｆ２预先设定的数据量 ｌ ８１２ 时，由ＦＰＧＡ产生中 圈２ Ｆ２８１２外围接口电路 断信号通知主机读 Ｆ２８１２通过ｚｏｎｅ０与外部８路ＲＳ一４２２串口进行通信。当 取数据。监控主机发 ＵＡＲＴ需要发送或接收数据，或者内部出现异常情况时，会通过 送命令是通过ＰＣＩ ＸＩＮＴ２引脚向Ｆ２８１２发出中断请求，Ｆ２８１２响应请求后，通过读 总线向双口ＲＡＭ写 取ＵＡＲＴ内部的中断状态寄存器（ＩＳＲ）的值来判断是哪一种中 入数据，由中断的方 图１ 采集系统原理框圈 断，再做出相应处理。Ｆ２８１２通过ｚｏｎｅ１与外部双口ＲＡＭ进行 式通知ＤＳＰ把数据取出， 数据交换，把双Ｉｑ ＲＡＭ分为三组，ＲＡＭ１和ＲＡＭ２用于存放外 再通过串口发送至下位机。 部串口采集的数据，ＲＡＭ３用于存放主机向外设发送的命令。采 ２系统的硬件设计 集数据使用的是一种乒乓式机制，当ＲＡＭ１内的数据存放满 ２．１ ＤＳＰ控制模块 时，通过ＰＣＩ９０５４向主机发出中断信号，在主机读取ＲＡＭ１数 ＴＭＳ３２０Ｆ２８１２是一款高性能的３２位定点芯片。最高工作 据的同时，采集数据被写入ＲＡＭ２，ＲＡＭ２写满后向主机发出中 频率可达到１５０ＭＨｚ，对Ｃ２０００系列ＤＳＰ代码向下兼容，片上 断信号，在主机读取ＲＡＭ２数据的同时，采集数据被写入 Ｆｌａｓｈ达到１２８ｋｘ１６ｂｉｔ，片外存储单元可扩展至１Ｍｂｉｔ，提供３ ＲＡＭ１，如此反复交替，使得数据的采集与读取可以同时进行。 个外设中断引脚（ＸＩＮＴ１、ＸＩＮＴ２和ＸＩＮＴ１３），具有代码加密功 主机向外设发送的命令被写入ＲＡＭ３中，当数据量达到预设值 维普资讯 http://www.cqvip.com
时，通过ＸＩＮＴ１引脚向Ｆ２８１２发出中断请求，Ｆ２８１２响应中断 后，把数据读入到ＤＳＰ内部ＲＡＭ中，再通过ｚｏｎｅ０发送至串 口外设。 串口送人的数据是从工业现场直接采集得到的，针对不同 的采集对象，需要进行不同处理运算。Ｆ２８１２具有与它的控制能 力同样优秀的数据处理能力，在完成基本的数据采集功能的基 础上，可以为数据预处理提供一个很好的通用平台。 ２．２ ＵＡＲＴ模块 Ｆ２８１２本身带有两路ＲＳ一２３２串行通信接口，仅适合于数 据传输速率在０－２０ｋｂｐｓ范围内的通信，最大传输距离为１５ｍ， 不能满足本设计的需要。我们采用Ｆ２８１２的外部接口ＸＩＮＴＦ扩 展了８路ＲＳ一４２２串口。ＲＳ一４２２串口采用平衡通信接口，传输 速率可达到１０Ｍｂｐｓ，最大传输距离为１２ＯＯｍ。 根据设计需要，ＵＡＲＴ的实现采用Ｅｘａｒ公司推出的 ＳＴ１６Ｃ６５４芯片。该芯片支持ＲＳ一４２２串口通信标准，数据传输 率可达到１．５Ｍｂｐｓ。每片芯片内带有４路的ＵＡＲＴ，每路 ＵＡＲＴ带有两个ＦＩＦＯ，分别用于接收数据和发送数据，ＦＩＦＯ深 度为６４字节，具有４种可选择的中断触发级，操作非常灵活。当 接收ＦＩＦＯ内的数据量达到触发值或者发送ＦＩＦＯ内的数据低 于设定值的时候，ＵＡＲＴ便发出中断信号，要求ＤＳＰ读数或者 写数，由此，便完成了与外部串口设备的数据交换。 由于ＲＳ一４２２串口采用的是差分传输模式，在使用时需要 有串口芯片用于电压转换，我们选用的是ＭＡＸＩＭ公司开发的 ＭＡ×３４６２串口芯片，该芯片可以支持的最高传输速率为 ２０Ｍｂｐｓ，完全满足设计需要。 ２．３ ＰＣＩ总线接口模块 ＰＣＩ是一种于处理器的３２位总线，传输率可达 １３３ＭＢ／ｓ。ＰＣＩ总线支持猝发读／写操作，允许外围器件与ＣＰＵ 进行智能对话，完全实现了即插即用，性能大大优于传统的ＩＳＡ 总线。ＰＣＩ协议定义了严格的电气特性和时序要求，其接口电路 实现难度大，采用专用的ＰＣＩ接口芯片，可以避开复杂的ＰＣＩ 协议的细节设计，大大缩短开发周期。本设计选用的是ＰＬＸ公 司生产的ＰＣＩ９０５４接口芯片作为ＰＣＩ总线控制器。 ＰＣＩ９０５４符合ＰＣＩ规范２＿２版本，突发式数据传输峰值可 达到１３２Ｍｂ／ｓ，本地时钟最高可至５０ＭＨｚ，采用先进的数据管 线技术设计，内部集成了两个的ＤＭＡ通道，支持主／从模 式传输。芯片的局 部总线可配置为 —．－－ ＡＤａｌ ０］ ｕ￣（３１ ｏ］ ◆ Ｍ、Ｃ、Ｊ三种模 —－－－ ＣｒＢＥＯ：Ｏ）ＬＡ（３￣ Ｏ） —．．－ 式，Ｍ模式为 ——● Ｐ．ＳＴ＃ＬＢＥ（３：ｏ］ —－－－ Ｍｏｔｏｒｏｌａ处理器 ●一 瑚 ＬＩＮＴ＃ ●一 专用，Ｃ为地址数 ～ —＇ ＣＬＫ ＬＩ＇Ｉ∞ —＿，． ——据非复用模式，Ｊ ● ＦＲＡＭＥ＃ＬＨＯＬＤＡ ●一 为地址数据复用 ＰＣＩ ●一 ＤＥＶＳＥＬ＃ＬＷ ——■ 局部 总线 ——■ ｍＤＹ ＲＥＡＤＹ ●一 总线 模式。根据本次设 ●一 ＩＲＤＹ ＡＤＳ —— 计的要求，局部总 ——■ ＤＳＥＬ ＢＬＡＳＴ＃ ——● 线的配置采用Ｃ ●～ ＳＴｏＰ 模式，数据传输采 ——■ ＬｏＣＫ 用ＤＭＡ模式，即 ●一 ＰＡＲ ＰＣＩ９０５４ 在数据传输的过 ■—■ ＰＥＥＲ＃ 程中，ＰＣＩ９Ｏ５４同 ●一 ＳＥＥＲ＃ 时作为ＰＣＩ总线 ——● ＲＥｑ＃ 和Ｌｏｃａｌ端的控 ●一 ＧＮＴ＃ 制器。ＰＣＩ９Ｏ５４与 圈３ ＰＣＩ９０５４与ＰＣＩ总线和局部总线连接 基于ＰＣＩ总线和ＤＳＰ的多串Ｅｌ数据采集卡的设计与实现 ＰＣＩ总线和局部总线的连接如图３所示。 在ＤＭＡ模式下，要向Ｌｏｃａｌ端写入数据时，ＰＣＩ９０５４首先 驱动ＬＨ０ＬＤ信号有效来申请占用局部总线，局部总线空闲时。 ＬＨＯＬＤＡ信号被置为有效，将总线控制权交给ＰＣＩ９０５４。因为 局部总线上只有一个ＰＣＩ设备，所以将ＬＨＯＬＤ和ＬＨＯＬＤＡ直 接相连，即请求将立即被响应。接着。ＰＣＩ９０５４驱动ＡＤＳ＃信号 有效来表明新的数据传输周期开始，同时驱动局部地址信号 ＬＡ，读写信号Ｌｖｖ／Ｒ｛Ｉ｝，字节使能信号ＬＢＥ＃。当双口ＲＡＭ做好 接收准备时。即在ＲＥＡＤＹ＃信号有效期间内，当每个时钟的上 升沿到来时，地址信号自动递增，同时ＰＣｔ９０５４将相应数据装 载到局部总线ＬＤ上。数据在下一个时钟周期的上升沿被写人 双口ＲＡＭ中。当ＤＭＡ数据段传送到最后一个双字时，ＰＣＩ９０５４ 驱动ＢＬＡＳＴ＃信号结束此次ＤＭＡ传输。读操作与写操作类似。 ２．４ ＦＰＧＡ模块 数据采集卡的内部逻辑控制选用的是Ｘｉｌｉｎｘ公司Ｓｐａ￣ａｎ一 ⅡＥ系列的ＦＰＧＡ芯片ＸＣ２Ｓ３００Ｅ，该芯片具有３Ｏ万逻辑门， １８２个可用Ｉ／Ｏ管脚，８ｋ字节的可配置ＲＡＭ块，核心电压为 １．８Ｖ。能够满足速度快和功耗低的要求。 ＦＰＧＡ的设计采用了自顶向下的方法，先构建整个系统的 框图，再进行系统划分，对每个模块进行单独的设计输入、综合、 布线、仿真。各个模块的设计和模块间的连接采用ＶＨＤＬ硬件描 述语言完成。 ３系统的调试 Ｗｉｎｄｒｉｖｅｒ是Ｊｕｎｇｏ公司出版的一款设备驱动程序开发组 件．跟ＤＤＫ、ＤｒｉｖｅｒＳｔｕｄｉｏ等开发工具相比，Ｗｉｎｄｒｉｖｅｒ开发的驱 动程序效率不高，但是Ｗｉｎｄｒｉｖｅｒ不需要开发人员熟悉操作系统 内核，对ＰＣＩ设备有很好的支持，提供了大量ＡＰＩ函数可以在用 户层直接访问底层硬件资源。对硬件开发人员来说， Ｗｉｎｄｒｉｖｅｒ 可以作为ＰＣｌ／ＩＳＡ／ＵＳＢ设备非常方便的调试工具，在效率要求 不苛刻的场合，用Ｗｉｎｄｒｉｖｅｒ开发的代码可以用作设备驱动程序。 调试过程中，把采集卡插入计算机的ＰＣＩ插槽后，可以通过 Ｗｉｎｄｒｉｖｅｒ提供的硬件诊断工具ＤｒｉｖｅｒＷｉｚａｒｄ观察系统分配给 采集卡的资源。再使用Ｗｉｎｄｒｉｖｅｒ对ＰＣＩ９０５４的内部寄存器以 及配置ＥＥＰＲＯＭ进行配置、查看和修改，确保寄存器配置参数 符合工作要求。然后分别使用自收自发和互收互发的方式来验 证ＰＣＩ设备读写工作是否正常。先把ＵＡＲＴ设置为自闭环工作 模式，即发送端和输出端在内部直接连接，这样可以实现主机的 自收自发。如果收发数据一致，证明ＰＣＩ设备读写工作正常。然 后再使用该数据采集卡与ＭＯ×Ａ卡进行通信，以互收互发的方 式来验证设备是否工作正常。两种方式得到数据都稳定可靠，说 明ＰＣＩ采集卡工作正常。 ３结束语 采集卡采用ＤＳＰ管理外部串口设备，节省了主机资源，提 高了整个系统的工作效率，并且为数据预处理提供了良好的平 台。目前，该采集卡已在实际系统中得到良好的应用。 参考文献 ［１］ＰＬＸ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ，ＰＣＩ９０５４ ＤＡＴＡ ＢＯＯＫ，ＵＳ，ＰＬ Ｔｅｏｈ— ｎｏｌｏｇｙ Ｉｎｏ。２０００ ［２］ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴ Ｉｎｏ，ＴＭＳ３２０Ｆ２８１ ２ Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏ— ｃｅｓｓｏｒｓ。ＵＳ，ＴＥＸＡＳ ＩＮＳＴＲＵＭＥＮＴ Ｉｎｃ。２００１ ． ［３］盛刚，唐厚君．基于ＰＣＩ总线和ＤＳＰ的运动控制卡的设计和实现【Ｊ】ｌ 工业控制计算机，２００４。１７（１１）：５－６ ［牧稿］Ｅｌ期：２００５．１２．２０］
