基于FPGA的FED显示器PWM灰度调制电路研制

2006年12月应用技术

OPTOELECTRONICTECHNOLOGY

光　电　子　技　术

Vol.26No.4

Dec.2006

基于FPGA的FED显示器PWM灰度

调制电路研制

󰀁󰀁

汤炎甫

(福州大学测试中心,福州,350002)

摘　要:介绍了场致显示器的灰度调制的原理及其灰度调制驱动电路的设计。采用FPGA控制技术实现前端视频信号接口、脉宽灰度调制的功能。通过串并转换模块与寻址芯片的连接,将该电路能驱动63.5cm彩色FED样机实现PWM信号放大驱动FED显示屏实现视频图像的显示。256级灰度显示。

关键词:现场可编程门阵列;FPGA;场致发射显示器;灰度调制

中图分类号:873　　文献标识码:A　　文章编号:1005-488X(2006)04-0230-04

PWMCircuitDesignforFEDBasedonFPGATechnology

TANGYan-fu

(MeasuringCenterofFuzhouUniversity,Fuzhou,350002,CHN)

Abstract:ThispaperpresentsprincipleofgrayscalemodulationanddesignofgrayscalemodulationdrivingcircuitforFieldEmissionDisplay.FunctionofvideosignalinterfaceandpulsewidthmodulationisrealizedbyFPGAtechnology.Addressingchipisconnectedwithserial-inparallel-outtransformer,anditsoutputPWMsignalsareamplifiedtodrivetheFEDpanel.Thesampleobtains256grayscale.

Keywords:FPGA;FED;grayscalemodulation;

到信号传递放大的作用,是整个FED驱动电路系统

引　言

场致发射显示器(FED)集CRT的高显示质量和LCD的低功耗优点于一身,是一种新兴的具有广阔发展潜力的自发光平板显示器件[1]。其驱动电路系统主要由视频接收单元、视频处理单元、数据缓存单元、灰度调制单元、行、列后级驱动单元、FPGA控制单元和电源模块等部分组成。灰度调制单元与列后级驱动单元构成了灰度调制驱动电路系统,该系统处于前级视频控制电路与FED显示屏的中间,起

中非常关键的部分。灰度调制电路系统的性能直接影响到显示屏的演示效果。本设计采用FPGA实现对FED图像的PWM方式的灰度调制,然后通过

PDP寻址驱动芯片进行信号的后级放大,驱动FED显示屏实现视频图像的显示。

1　平板显示器灰度调制的基本方法

灰度等级是指黑白图像由黑色到白色之间的亮度层次。灰度等级越多,图像从黑到白的层次就越丰

󰀁

　收稿日期:2006-06-13

󰀁基金项目:国家863计划“十五”平板显示重大专项“印刷型63.5cmVGA级FED显示器的研制”(tyf1109@yahoo.com.

cn);

作者简介:汤炎甫(19—),男,工程师。主要研究工作为驱动程序开发与仿真、应用软件开发等。　第4期

汤炎甫:基于FPGA的FED显示器PWM灰度调制电路研制

231

富,细节就越清晰。灰度对于图像显示和彩色化是一个非常重要的指标。各种显示器由于其结构、工作原理不同,实现灰度显示的方案也不尽相同。目前,灰度显示方法有:幅值控制法,空间灰度调制法,时间灰度调制法[2]。其中时间灰度调制即在一个时间单位内,控制显示像素选通截止的时间长短,从而使显示像素在观察者眼中形成不同的灰度等级。时间灰度调制又包括以下几种常见的实现方式。

󰀁帧灰度调制

任何点矩阵图形显示,无论是显示固定的画面,还是显示视频的活动画面,其实就是由动态扫描驱动的一帧帧画面构成的。假定我们选取若干帧为一个单位,在这个单位内某一像素在不同帧内被导通,在另一些帧内不被导通,则该像素就会呈现出不同的灰度等级。这种灰度调制法是把若干帧合并为一个大单位,所以也会引起灰度级别的闪烁,若保证不出现闪烁,就必须增加帧频。

󰀂脉宽灰度调制(Pulse-width-modulation,PWM)

脉冲的宽度可以划分为多个等级,不同的宽度等级代表不同的灰度信息,从而可以使被选通的像素实现不同的灰度等级。实验表明数据脉冲宽度与其对应的平均亮度成正比,因此,脉冲的等分将实现亮度的等比例降低[3]。

图1表示周期时间T内,脉冲1是全选通,它将对应最高的亮度,即最高的灰度级数据脉宽。把最高灰度级数据脉宽7等分,这样最高灰度级别为7,共可获得8个灰度级。脉冲2、3、4分别对应占空比是4/7、2/7、1/7,灰度级分别是灰度4级、灰度2级,灰度1级。

同的灰度。一般按比特位进行划分,每一位对应的发

光脉冲叫做子场SF,子场发光时间与数据比特位的权值比重相对应。如256级灰度,每一场就分为八个子场SF,各子场的显示时间之比SF8∶SF7∶SF6∶SF5∶SF4∶SF3∶SF2∶SF1=128∶∶32∶16∶8∶4∶2∶1。每一子场的显示分别用灰度数据的第0位、1位、2位……加以控制。这样就可以实现任一像素的256级灰度显示。

由于FED具有亮度累积的特点,使它的每个像元的视觉亮度与其驱动信号的脉冲宽度成正比,也与其驱动信号脉冲的幅度成正比,所以幅度控制法(PAM)和脉宽灰度调制法都适用于FED。但是PAM方法在电路实现上比较复杂,每一路输出都要经过D/A变换,再驱动功率输出级,使得电路成本高。另外,该驱动方式的输出电压与亮度之间的线性度也不好,因此目前FED的灰度调制主要还是采用脉宽调制方式。

2　基于FPGA的PWM灰度调制驱动

电路的研制

2.1　STV7610寻址驱动芯片功能

本设计采用的PDP寻址驱动芯片是意法半导体公司(STMicroelectronics)开发的一款专为PDP显示屏设计的低成本、高耐压数据电极驱动电路芯片——STV7610,它具有96列数据输出,其输出电压高达100V。它采用ST公司特有BCD(Bipolar-CMOS-DMOS)技术,具有Bipolar结构提供的模拟功效、功率器件的高耐压、高效CMOS的高集成度、率和低功耗等优点。该器件将高低压模块集成在同一芯片上。因此,用STV7610作为平板显示屏的数据电极驱动电路能更好地降低存储控制电路和驱动电路成本,缩减驱动电路体积。

STV7610主要功能模块可以分为逻辑部分和高压驱动部分,其内部结构如图2所示,逻辑电路部分主要由一个96位的双向移位寄存器(16位×6)、一个96位的锁存器和基本的逻辑门构成,其主要功能是完成对信号的移位和寄存。逻辑部分中的移位寄存器主要采用双向移位寄存器来实现整个PDP驱动芯片的双向移位功能。显示数据通过6位的数据总线输入,6个16位的移位寄存器作为数据输入缓冲单元,在输入时钟驱动下列显示数据依次输入各移位寄存器。锁存器通过锁存控制信号STB完成对前级信号的锁存,以便需要时送给后级高压驱动部分。图1　脉宽灰度调制方式原理图Fig.1　Principleofpulsewidthmodulation

这种灰度调制方法可以很容易地通过数字电路控制将灰度信息携带在列信号脉冲上,是平板显示器中常用的灰度实现方案。

子场灰度调制(Sub-field)

子场灰度调制方法是将一场数据分成几个部分,每个部分的点亮时间对应不同权值,可组合成不232

光　　电　　子　　技　　术第26卷　

　　图3是STV7610的主要信号时序图,输入数据在时钟上升沿采样,当STB电平为低,数据由移位寄存器传输至输出锁存器,当STB电平为高,输出锁存器数据保持不变。

图2　STV7610内部结构图Fig.2　InsidediagramofSTV7610

图3　STV7610主要信号时序图Fig.3　TimingofmainsignalofSTV7610

图4　PWM电路实现框图Fig.4　BlockdiagramofPWMcircuit

2.2　FPGA电路结构设计

[4,5]

一个多路复用电路转换成STV7610的输入A[5∶0],同时产生锁存允许信号(STB)控制STV7610对输入数据的存储。

移位寄存器模块的主要功能是顺序存储输入的数据,并输出给下一级的锁存器。在每一行的开始,CSI输入会启动计数器计数,同时使能移位寄存器锁存输入数据。输入数据随着时钟节拍顺序在移位寄存器中传输,当计数器计满30个周期后,计数器清0,清移位寄存器使能端,并产生CSO信号至下一个控制模块,与此同时,移位寄存器中数据并行输出至锁存器。

锁存器锁存住移位寄存器输出的数据,并保持在一行的显示时间内数据不变化。PWM的核心电路是脉宽生成电路,这里我们用一个比较器和灰度脉冲计数器来实现,输出寄存器用来锁存当前比较状态。由于所有的30路输出信号都是受同一时钟控在电路设计中,我们采用FPGA来完成PWM功能,所选FPGA型号为ALTERA公司的

CYCLONE系列的EP1C3T144,图4是PWM电路实现框图。

FPGA的输入信号是经过视频信号处理卡得到的彩色数字信号,同时得到的还有时钟和行、帧脉冲等控制信号。在每一行数据的开始,数据接收输入信号(CSI)置高,通知PWM电路对输入数据进行移位锁存。各个PWM模块以级连方式依次锁存自己的数据,并输出数据接收输出信号(CSO)给下一个模块。当全部行数据进入移位寄存器,计数加载信号(LC)启动PWM计数器对每路灰度数据进行计数比较。脉宽调制数据同时由高压端输出。输出的PWM数据不能直接输入芯片STV7610,必须经过　第4期

汤炎甫:基于FPGA的FED显示器PWM灰度调制电路研制

233

制并同时启动PWM计算,这里可以共用一个灰度脉冲计数器(实际上,所有的控制模块都共用这一个计数器)。当LC信号到来时,所有输出寄存器复位,计数器复位至255,并从255依次递减至1,然后再顺序增加至255。对于任何一路信号,如果锁存器中的灰度值不为0,那么在计数过程中会经历两次和计数器值相等的情况,比较器会输出两次相等脉冲,而输出寄存器的状态也就跳变两次。而这两次跳变之间的时间就是该灰度的等效占空比。

图5所示为PWM模块的仿真波形,输入的数据是十六进制数80,其输出波形的占空比应该是128/256=0.5可以看出图中HVOUT信号的占空比和锁存器的灰度数值是完全相符的。

　　ar<=6'h0;　　stb<=1'b1;　　end

elseif(stv-clkin)begin

　if(load-counter&&count-state==2'b00)　　stb-counter<=3'b000;　elsebegin

　　if(stb-counter==3'h4)begin　　　stb-counter<=3'b000;　　　stb<=1'b0;

　　end

　　elsebegin

　　stb-counter<=stb-counter+3'h1;　　stb<=1'b1;　end

　case(stb-counter)

　3'd0:ar<=hvout[29:24];　3'd1:ar<=hvout[23:18];　3'd2:ar<=hvout[17:12];　3'd3:ar<=hvout[11:06];　3'd4:ar<=hvout[05:00];

图5　仿真波形Fig.5　Simulatingwave

　default:ar<=hvout[05:00];　endcaseend　endend

PWM控制模块产生了30路的并行数据,但是由于STV7610的输入只有6路数据信号,必须经过一个串并转换电路,将30路数据复用到6路信号上,同时产生STB锁存信号给STV7610以控制移位寄存器的输出。

在这里,我们采用一路由锁相环产生的20M的时钟作为串并后高速数据的时钟,其速度刚好是原始计数时钟的5倍。

为了防止出现错位和偏移情况,串并转换必须和行同步脉冲同步,因此,采用load-counter信号作为计数器的复位信号。该计数器是一个模5计数器,计数值从0至4,计数值输出至复用器,选择PWM信号输出至STV7610的数据总线上。同时,当计数器至0时,输出STB信号作为STV7610的数据锁存信号。

串并转换模块的程序主体部分如下:always@(posedgeclkorposedgerst)begin

　if(rst)begin

　　stb-counter<=3'h0;3　电路仿真与综合结果分析

为了验证整个电路的逻辑正确性,我们对根据STV7610的内FPGA电路进行了详细的仿真。

部结构实现了一个仿真模型,该模型的时序和功能和STV7610完全一致。仿真中,将待测模块与STV7610模型按实际连接串接在一起,同时,产生测试向量作为待测模块的激励。图6是仿真波形图。图中各列的输出数据分别是0、1、2、3……,因此,在各个输出端应该得到脉冲宽度依次增加的波形,如图中的OUT[0]～OUT[29],可以看出,STV7610的输出端显示了正确的脉宽调制波形。

4　结　论

采用FPGA控制技术实现对FED的脉宽灰度调制的程序设计,实现与前端视频主板的硬件接口设计。利用FPGA的可编程特性,(下转第254页)254

光　　电　　子　　技　　术第26卷　

导的边界线区域有误差,很多能量从角落区是发散出去了而不是约束在波导区域。

另外,在表1中列出了PMMA脊形波导不同结构尺寸下的有效折射率和归一化频率。从图6和表1均可以看出,随着脊形光波导的结构尺寸w/d越大,其有效折射率及归一化频率越大。由于我们采用EIM方法来分析光场,因此接近截止区的值是不准确的,现取的脊高d尺寸应该大于1.5󰀁m。但由于d

x

=4󰀁m时的E11模不能完全集中在光波导中,而且场图呈现多模式,因此所取的尺寸要约束在1.5󰀁m表1　PMMA脊形波导的有效折射率及归一化频率列表Tab.1　Effectiveindexesandnormalizedfrequenciesof

PMMAribwaveguides

结构尺寸

/󰀁mneffv1

d=4,w=8,t=3.21.468037.78304

d=3,w=6,t=2.41.463745.83728

d=2,w=4,t=1.61.451613.152

d=1.5,w=3,t=1.21.4242.918

优势,可弥补一般光波导设计软件的缺陷。另外通过实际计算和场分析,发现随着PMMA脊形光波导的脊宽与脊高之比w/d增大,波导有效折射率也会增加,但这还需将结构尺寸约束在一定范围内,如在1.5󰀁m参　考　文　献

[1]　黄章勇.光纤通信用光电子器件和组件[M].北京:邮电大学出

版社,2001:137.

[2]　禹　忠,汪敏强,姚　熹.光通讯波段聚合物光波导材料的研究

进展[J].化学通报,2006(1):5-10.

[3]　凌　云,张　彤,崔一平.有机聚合物光波导的研制[J].电子器

件,2005,28(2):265-267.

[4]　LarryDalton.Nonlinearopticalpolymericmaterials:from

chromophoredesigntocommercialapplications[M].SpringerBerlin:Heidelberg,2002.

[5]　赵　禹.聚合物光波导和阵列波导光栅的基础研究[D].长春:

吉林大学,2004.

[6]　肖　磊,周建华,王　静,等.纳米颗粒改性PMMA光波导薄膜

的研究[J].光电子技术与信息,2005,18(1):19-22.

[7]　刑汝冰,张学亮,张　平,等.脊形聚合物光波导制备及理论分

析[J].发光学报,2001,22(1):80-84.

[8]　张　兵,吴伯瑜.聚合物脊形光波导设计[J].光电子・激光,

2003,14(5):445-448.

[9]　ChengYH,LinWG.Investigationofrectangulardielectric

waveguides:aniterativelyequivalentindexmethod[J].IEEPreceedings,1990,137(5):323-327.

3　结　论

运用有效折射率法来设计PMMA脊形光波导的结构尺寸,并分析了波导的归一化色散曲线及光场分布,理论计算过程和分析结果表明此方法快速且较准确,在波导设计的初期阶段有短期、高效率的

(上接第233页)

图6　仿真波形Fig.6　Simulatingwaveform

图7　63.5cmFED彩色样机照片

Fig.7　Videophotoof63.5cmcolorFEDsample

参　考　文　献

[1]　朱长纯,史永胜.场致发射显示器的现状与发展[J].真空电子

技术,2002,16(5):15-17.

[2]　应根裕,胡文波,邱　勇,等.平板显示技术[M].北京:人民邮

电出版社,2003:272-328.

[3]　廖志君,郭太良.平板显示器件的多种灰度显示方案[J].龙岩

学院学报,2005,23(3):35-37.

[4]　夏宇闻.Verilog数字系统设计教程[M].北京:北京航空航天

大学出版社,2003:461-469.

[5]　潘　松,黄继业,曾　毓.SOPC技术实用教程[M].北京:清华大学出版社,2005:38-45.使控制系统的设计有了充分的灵活性。可以按照不同的图像格式、不同的芯片等,更改控制模块的程序,设计相应的驱动波形,以满足不同的需要。目前该技术该已经成功应用于63.5cm彩色FED样机中,实现VGA级视频图像显示,显示照片如图7所示,该样机电路灰度等级为256级,亮度达400cd/m。

2