1
Emulated LVDS接口的使用
郭强
Altera的LVDS接口分为True LVDS 和Emulated LVDS。 本文介绍一下四个部分的内容：1〉Stratix IVGX中True LVDS和Emulated LVDS的数量； 2〉Emulated LVDS传输的速率；3〉使用Emulated LVDS时硬件设计要求；4〉使用Emulated LVDS时的常见问题。
一〉下面的表格分别列出了Stratix IV GX中不同封装器件的LVDS 数量。
二〉关于Emulated LVDS可以达到的传输速率，请参考下面的表格。Emulated LVDS做接收时，跟True LVDS是一样的，只是做发射时，速率会低于True的，对于C4/I4的器件，TX速率可以到800Mbps。
骏龙科技《FAE技术文档汇编》2013年 第一期 1
2
三〉Emulated LVDS的端接电路参考下图，做TX时需要端接下面的电阻网络，做RX时只需在片外接一个100欧。
在软件中，只需要做如下设置即可（使能上Implement Serializer/Deserializer circuitry in logic cellls）：
骏龙科技《FAE技术文档汇编》2013年 第一期 2
3
四〉使用中的常见问题
1）Ture LVDS的TX和RX都可以做 Emulated LVDS Tx？
A：Ture LVDS TX没有必要配成emulated LVDS output buffers，它本身就是LVDS了；Ture LVDS RX（DIFFIO_RX）可以配成emulated LVDS output buffers
2）对于EP4SGX230KF40I4N，有88对true LVDS+ 96对 Emulated LVDS。在True LVDS全部使用的情况下，再需要用Emulated LVDS，则需要用户自己用逻辑来完成这部分的功能（串化/解串）？
A：使用逻辑来实现和dedicated SERDES circuitry都是使用ALTLVDS IP的，不同的是使用逻辑来实现需要选择implement Serializer/Deserializer circuitry in logic cells。具体设置参考附件中的工程。
3） Emulated LVDS作为rx时，是和True LVDS的rx是一致的，此时，作为输入的Emulated LVDS_RX的电平标准应该设置成什么？
A：所有的LVDS输入都是True LVDS输入，不支持Emulated LVDS输入。只是行的LVDS输入带OCT RD，列的不带，需要片外提供100欧姆电阻。
4） Quartus中LVDS_E_3R和mini_LVDS_E_3R有什么区别？
A：LVDS_E_3R是外部提供3R电阻网络的Emulated LVDS TX。mini_LVDS_E_3R是外部提供3R电阻网络的Emulated mini LVDS TX。严格来说，LVDS与mini LVDS是两种不同的IO标准，支持的数据速率，信号规范都是有区别的，详细的请参考handbook的Mini-LVDS。
5）为什么在LVDS_TX模块中，同时例化44路会在fitting时，编译会报驱动了45路Serdes的错误？
A：因为随路时钟tx_outclock也会占一个SERDES的。
6）Stratix IV的PLL如何来支持True LVDS和Emulated LVDS? 骏龙科技《FAE技术文档汇编》2013年 第一期 3
4
A：TOP/BOTTOM PLL不支持True LVDS，对于LVDS输入是支持不带OCT的真差分，需要外部加端接；Top/Bottom对于LVDS输出，只支持模拟差分LVDS_E_1R/3R。
7）例化的每个LVDS模块需要一个PLL，这样会导致PLL数量不够？ A：在例化LVDS模块时，Frequency/PLL setting下使能Use shared PLL(s) for receivers and transmitters.可以使两个LVDS模块share同一个PLL。 使用此功能的前提是两个模块有相同的input clock frequency, deserialization factor, data rates。
骏龙科技《FAE技术文档汇编》2013年 第一期 4
